職責(zé)描述：
1、 負(fù)責(zé)芯片Soc集成，外圍IP設(shè)計(jì)與驗(yàn)證；
2、 協(xié)助進(jìn)行芯片的系統(tǒng)調(diào)試，性能分析和優(yōu)化；
3、 模塊代碼設(shè)計(jì)、仿真、綜合；
4、完成模塊級(jí)和系統(tǒng)級(jí)功能仿真、綜合、一致性驗(yàn)證、CDC檢查、靜態(tài)時(shí)序分析、時(shí)序仿真等前端設(shè)計(jì)流程；
5、熟悉FPGA上的開(kāi)發(fā)和調(diào)試，參與ip核的原型驗(yàn)證；
任職要求：
1、5年芯片行業(yè)大廠經(jīng)驗(yàn)；計(jì)算機(jī)或電子相關(guān)專(zhuān)業(yè)，碩士及以上學(xué)歷；
2、熟悉對(duì)稱(chēng)加密、非對(duì)稱(chēng)加密或摘要算法者優(yōu)先；
3、熟悉前端設(shè)計(jì)流程，掌握常用前端EDA工具使用，熟悉Synopsys和Cadence主流工具。與其它團(tuán)隊(duì)完成設(shè)計(jì)時(shí)序收斂，功耗評(píng)估；
4、扎實(shí)的邏輯設(shè)計(jì)基礎(chǔ)，了解低功耗邏輯設(shè)計(jì)技術(shù)、以及DFT可測(cè)性設(shè)計(jì)者優(yōu)先。
5、熟悉基本的驗(yàn)證流程，與驗(yàn)證團(tuán)隊(duì)協(xié)作制定驗(yàn)證計(jì)劃，完成驗(yàn)證收斂。
6、熟悉處理器體系結(jié)構(gòu)，有過(guò)Cache，MMU，DMA設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。
7、熟悉總線協(xié)議，例如AMBA AHB，AXI，APB等者優(yōu)先。
8、5-10次28nm以下先進(jìn)工藝流片經(jīng)歷者優(yōu)先。
9、熟悉網(wǎng)絡(luò)協(xié)議優(yōu)先。
